Intel 8255A - 引脚说明

---

我们先来看看Intel 8255A的引脚图 -

现在我们来讨论8255A中引脚的功能描述。

数据总线缓冲器

它是一个三态 8 位缓冲器，用于将微处理器连接到系统数据总线。缓冲区根据CPU的指令发送或接收数据。控制字和状态信息也使用该总线传输。

读/写控制逻辑

该块负责控制数据/控制/状态字的内部/外部传输。它接受来自 CPU 地址和控制总线的输入，然后向两个控制组发出命令。

CS

它代表片选。该输入为低电平时选择芯片并启用 8255A 和 CPU 之间的通信。它连接到解码的地址，A ₀和A ₁连接到微处理器地址线。

他们的结果取决于以下条件 -

WR

它代表写入。该控制信号使能写操作。当该信号变低时，微处理器写入选定的 I/O 端口或控制寄存器。

重置

这是一个高电平有效信号。它清除控制寄存器并将所有端口设置为输入模式。

研发

它代表阅读。该控制信号启用读取操作。当信号为低电平时，微处理器从 8255 的选定 I/O 端口读取数据。

A ₀和 A ₁

这些输入信号与 RD、WR 和控制信号之一一起工作。下表显示了它们的各种信号及其结果。