VLSI 设计 - 数字系统

超大规模集成 (VLSI) 是通过将数千个晶体管组合到单个芯片中来创建集成电路(IC) 的过程。VLSI 始于 20 世纪 70 年代，当时正在开发复杂的半导体和通信技术。微处理器是VLSI器件。

在引入 VLSI 技术之前，大多数 IC 只能执行有限的功能。电子电路可能由CPU、ROM、RAM和其他胶合逻辑组成。VLSI 允许 IC 设计人员将所有这些功能添加到一个芯片中。

电子行业在过去几十年中取得了惊人的增长，这主要归功于大规模集成技术和系统设计应用的快速发展。随着超大规模集成（VLSI）设计的出现，集成电路（IC）在高性能计算、控制、电信、图像和视频处理以及消费电子领域的应用数量一直在快速增长。

当前的尖端技术，如高分辨率、低比特率视频和蜂窝通信，为最终用户提供了大量的应用、处理能力和便携性。这一趋势预计将迅速增长，对超大规模集成电路设计和系统设计具有非常重要的影响。

超大规模集成电路设计流程

VLSI IC电路设计流程如下图所示。设计的各个级别都进行了编号，并且块显示了设计流程中的过程。

规格是第一位的，它们抽象地描述了要设计的数字 IC 电路的功能、接口和架构。

然后创建Behave描述，以根据功能、性能、对给定标准的符合性和其他规范来分析设计。

RTL 描述是使用 HDL 完成的。该 RTL 描述经过模拟以测试功能。从这里开始我们就需要EDA工具的帮助了。

然后使用逻辑综合工具将 RTL 描述转换为门级网表。门级网表是根据门及其之间的连接对电路进行的描述，其制作方式满足时序、功率和面积规范。

最后，制作物理布局，对其进行验证，然后发送到制造。

Gajski-Kuhn Y 图是一个模型，它捕捉了设计半导体器件时的考虑因素。

Gajski-Kuhn Y 图的三个域位于径向轴上。每个域都可以使用同心环分为多个抽象级别。

在顶层（外环），我们考虑芯片的架构；在较低级别（内环），我们不断将设计细化为更精细的详细实现 -

从Behave描述创建结构描述是通过高级综合或逻辑综合的过程来实现的。

从结构描述创建物理描述是通过布局合成实现的。

设计层次涉及“分而治之”的原则。无非是把任务分成更小的任务，直到达到最简单的水平。这个过程是最合适的，因为设计的最后演变已经变得如此简单，以至于其制造变得更加容易。

我们可以将给定的任务设计到设计流程的域（Behave、结构和几何）中。为了理解这一点，我们以设计一个16位加法器为例，如下图所示。

这里，整个16位加法器芯片被分为四个4位加法器模块。进一步地，将4位加法器分为1位加法器或半加器。1位加法是最简单的设计过程，其内部电路也很容易在芯片上制作。现在，连接所有最后四个加法器，我们可以设计一个 4 位加法器，继续，我们可以设计一个 16 位加法器。