数字时序电路

---

我们在前面的章节中讨论了各种组合电路。所有这些电路都有一组输出，这些输出仅取决于当前输入的组合。下图为时序电路框图。

该时序电路包含一组输入和输出。时序电路的输出不仅取决于当前输入的组合，还取决于先前的输出。先前的输出只不过是当前的状态。因此，时序电路包含组合电路以及存储器（存储）元件。一些时序电路可能不包含组合电路，而仅包含存储元件。

下表显示了组合电路和时序电路之间的差异。

时序电路的类型

以下是两种类型的时序电路 -

• 异步时序电路
• 同步时序电路

异步时序电路

如果时序电路的部分或全部输出不随时钟信号的有效转换而改变（影响），则该时序电路称为异步时序电路。这意味着，异步时序电路的所有输出不会同时改变（影响）。因此，大多数异步时序电路的输出要么只与时钟信号的正沿同步，要么只与时钟信号的负沿同步。

同步时序电路

如果时序电路的所有输出都随着时钟信号的有效跳变而变化（影响），则该时序电路称为同步时序电路。这意味着，同步时序电路的所有输出同时改变（影响）。因此，同步时序电路的输出要么仅与时钟信号的正沿同步，要么仅与时钟信号的负沿同步。

时钟信号和触发

本节我们就时钟信号和触发类型一一讨论。

时钟信号

时钟信号是周期信号，其ON时间和OFF时间不必相同。当时钟信号的ON时间和OFF时间相同时，我们可以将时钟信号表示为方波。该时钟信号如下图所示。

上图中，方波被视为时钟信号。该信号保持逻辑高 (5V) 一段时间，并保持逻辑低 (0V) 相同的时间。这种模式会在一段时间内重复出现。在这种情况下，该时间段将等于开启时间的两倍或关闭时间的两倍。

当开启时间和关闭时间不同时，我们可以将时钟信号表示为脉冲串。该时钟信号如下图所示。

在上图中，脉冲串被视为时钟信号。该信号在一段时间内保持逻辑高电平 (5V)，并在其他时间内保持逻辑低电平 (0V)。这种模式会在一段时间内重复出现。在这种情况下，时间段将等于开启时间和关闭时间之和。

时钟信号的时间周期的倒数称为时钟信号的频率。所有时序电路均通过时钟信号进行操作。因此，必须根据时钟信号频率来选择时序电路可以操作的频率。

触发类型

以下是时序电路中使用的两种可能的触发类型。

• 电平触发
• 边沿触发

电平触发

时钟信号有两个电平，即逻辑高电平和逻辑低电平。以下是两种类型的电平触发。

• 正电平触发
• 负电平触发

如果时序电路在时钟信号处于逻辑高电平时工作，则这种类型的触发称为正电平触发。它在下图中突出显示。

如果时序电路在时钟信号处于逻辑低电平时工作，则这种类型的触发称为负电平触发。下图中突出显示了它。

边沿触发

时钟信号中发生两种类型的转换。这意味着，时钟信号从逻辑低电平转换为逻辑高电平，或者从逻辑高电平转换为逻辑低电平。

以下是基于时钟信号跳变的两种边沿触发。

• 正沿触发
• 下降沿触发

如果时序电路使用从逻辑低电平转换到逻辑高电平的时钟信号进行操作，则这种类型的触发称为正边沿触发。也称为上升沿触发。如下图所示。

如果时序电路使用从逻辑高电平转换到逻辑低电平的时钟信号进行操作，则这种类型的触发称为负边沿触发。也称为下降沿触发。如下图所示。

在接下来的章节中，我们将根据可使用的触发类型讨论各种时序电路。